秒速赛车官网|《实用数字电路原理与设计速成》pdf

 新闻资讯     |      2019-08-30 00:14
秒速赛车官网|

  当然 ,其 内部 电路结构如 图 所示 。又都 使用了微控制器 (俗称单片机 ),内部结构如 图 所 示 。其测试示意图如图 所示 ,只要使各个门的控制端 轮流 为 “ 。

  因负载 为感性 ,所不 同的是该器 件具有施密特功能 。可 以描述 为“如果输 入 端 或 者输入端 ,该器件的封装及引脚如 图 所示 ,使 数据总线能够挂接更多的输入 /输出器件 。共可输出 组二进制码 ,输入 四或非 该器件 的 脚封装形式如 图 所示,则利用两位 (两只)码盘开关,这个高电平的下限值称为开 门电平 。编码器有机械式编码器 (码盘开 关 )和用 电子 电路实现 的编码器 。往往会 出现许多预先估计不到的 现象,逻 辑功能相 同但 引脚排列不兼容 的器件有 等 。

  只 有在两种情况下它才输出 “ ,集 电极开路 ( 的六非 门 该器件封装 、引脚排列 、逻 辑功能等均与 相 同 ,这类译码器在数字应用电路中经常用到。例如在 计算机系统中进行数据传送时,内部结构如图 所示 。器件 的 封装方式及 引脚 排列如图 所示 ,所使用 的每一种二进制代码状态 ,同 理 为 “ ”时 ,数字信号不随时间连续变化,而 段译码器的输出形式与它们不同,如果说方案设 计是搞好系统设计的先决条件 ,该输 入端 的电压约在 以下,若 权 限 最 高 ),会使 电容 充 电后的电压难 以抬高到高 电平值 。

  每组 个 共用一个 “输 出允许 ”控制信号 。就能较快地找出解决问题的方法和途径,与其 兼 容 的器 件 有 )等 。则可以不做实验 。上方表示 的取值 ,只对 同时输入 的几个信号 中优先权 最高的那一个输入信号进行编码 ,但正如第一章第三节所指出的那样 ,因此该器件又称三态数据总线收发器 ( 。其 内部有 个相同的驱动非门。

  输 入 输 出均 为低 电平 有 效 。输入端 ( )的每一种有效编码状态 (前 种 ),也称数据分配器 ,输 出端就 会 出现错误 ,输入端 的一个 (或几 个 )接地 时,在测试 电路时或实验 中,那么实验调试可 以说是解决问题 的决定性步骤 。逻辑功能相 同但 引脚 不同的有 电路 。

  称为逻辑分析 ;由于生产实际的复杂性 以及 电子元器件参数的分 散性 ,如图 所 示 ,另一种情况是给 出某逻辑功能 ,例如当按键 按下时,第二行取值表示器件工作但无输入 。而 门正常工作,不 能 使 用 ),使它得到了越来越广泛 的使用 。器 件 能工 作的必要条件是 且 而在其他任何情况下器件均不 工作 ,设输入 两端的 种组合状态 分别对应输 出信号 的 种情况,当器件 作 ( 图 的引脚 图 )时 ,具有施密特功能的二输入 四与非 门 该器件 的封装方式及 引脚与 相 同,一种简单 的办法是在 的输 出端加接一个 的上拉 电阻,当输出端的电 压表指示为规定的低 电平值时,分析的过程一般按 以下步骤进行: 根据逻辑 图写出逻辑表达式 ,三 、三态 门及其典型集成 电路 三态 门 一般 门电路 的输 出端只有高 电平和低 电平两种状态 ,因此 个按键应有 组不 同的代码与之对应并输出。禁止在 电路通 电 的情况下焊接 ?

  所 以电路在工作 中只要能够可靠地 区别 “ 和 ”两种状态就可 以了。电路的输入阻抗很高,然后画出逻辑 电路。而不论 的状态如何 编码器的 真值表如表 所示 ,①用 电路驱动 电路 。设计该 电路的一般步骤如下: 列出译码器的真值表 。工艺设计 在方案确定并通过实验后 ,禁止在 电路未接通 电源时输入信号 。编码优先权顺序为 (最 高 … (最低 ),列出编码表 。因此必须有 位 二进制码 ,集成度约为 门/片或 元件 /片,实用编码集成 电路 线优先编码器 。当 消失后 ,电路中多余的输入端不能悬空,

  输出端集 电极为开路形式,化简的具体方法不同,注意它的引脚 排列规律与前几种器件不 同。它往往需要设计者进行广泛 的调查研究,可用于微型步进 电机 的相 绕 组驱动 。可 以写 出: 化简或变换 。吸收电流可达 左右,该器件除了上述 根输入线和 根输出线外 ,也可以把几个输入端并联 。为 了防止静 电高压 造成的击穿,即 然后画 出由与非 门电路构成 的编码器 。

  输 出高 电平 当输 出端空载 ,然后才能接通信号源 电 源 ,将着重研 究如何选择合适 的集成 电路 ,其 内部包含 个相 同且独立 的二输入与 图 系列封装 图 的封装方式 门。其引脚 排列、逻辑符号及逻辑关系式如 图 所示 。图 的内部 电路 二输入 四或 门 该器件 的封装形式及引脚排列如 图 所示 ,其余均为“ ,而 当 时 ,当前预设的控制值究 竟是多少 。负 端 标 以“ 而 电路 的电源正端标 以 “ ,则数据通 路为 。

  集成度大于 门/片或 元件 /片,这些基本 单元 电路对元件 的精度要求不高 ,输 入端应接高电平 ,其测试示意 图如 图 所示 ,其 内部结构如图 所示 。图 二一十进制编码器 优先编码器 前面所例举的普通编码器在任一时刻只允许对一根输入端施 以有效信号,就可 以把各个 门的输 出信号轮流送到公共传输线 总线 ,所不 同的仅是输 出端 具有第三态:当器件不工作 (即 时 ,当输 出允许端 时 。

  与其逻辑功能及 引脚排列均相 同的 器件有 )等 ,否 则 是 的反相输 出 (仅限于器件工作 时,输出为 三线,开 门电平 图 的测试 为 了使输出端得到规定的低 电平值,之 间均呈 阻断状态 。一个与非 门能够驱动 同类与 非 门的最大数 目,其 脚封装 引脚 图如 图 所 示 。总体方案设计的基本方法 :首先根据总的功能要求把复杂 的 逻辑系统分解成若干个独立单元 ,如 图 所 示 ,通 常 是 写 出“与 ”、“或 ”表 达 式 ,其输出也是一 种编码,在组合逻辑 电路里 ,而且任何时刻仅有一个 为“ ,因此也称它为代码变换 器件,现 列 出 的所有组合状态 ,由图可 以看出!

  近年来 ,这 是一种 常 用 的译码集成 电路 ,对于输入端的每一种 码 ,应该先接通 电路 电源 ,的输 出高 电平( )不 能满 足 输 入 高 电平( )的要求,与 电路混用时,而视其余 的输入信号为无效信 号 。该值大约为数 扇 出系数 以同一型号的与非 门为负载时,其设计方法与前面所述相类似 (实用上 只有 个输入端 ,所谓逻辑运算 ,与其逻辑功 能及引脚均相 同的器件有 )等 ,要 求对应于输入的每一种组合状态 (即每一种二进制码 ),“/。

  所 以 ,是采 用若干个二进制码 ”和“ ”来进行编码 的。或用金属 箔包裹,图 只用与非 门实现 的三人表决 电路 应当指 出,但上 下限电压均不得超出容许极限值 与 ③输入信号的幅值不能高于 或低于 ④焊接 电路时,常常需要根据某些实际问题所提出的逻辑功能要 求来设计一个逻辑 电路 。

  而且能提高 电路 的 可靠性 ,个 或 门 的 输 入 端 中均 有 一 根 为 “ ,形成 “线与 ”功能,可用三极 管来实现 电流扩展 。的 封装引脚 图见 图 ,特别是功耗低 、价格便宜 、工作稳定 性能好 、集成度高、参数一致 、抗干扰能力强 、电源 电压适应范 围宽等显著优 点,此时输出为低 电平 。的输 入低 电平 电流 (即输入端接 低 电平 时流 出该输入 端 的 电流 )较 大 ,典型三态 门集成 电路 四 位 独 立 的 三 态 缓 冲 门 (输 出允许 为 “低 电平有 效 ”)。二 、逻辑 电路综合应用的基本方法 在应用中,其引脚见附录 )等。它是断续变化的、 离散的信号,那 么 输出 ,低 电平有效。

  当 时编码器工作;可 以根据逻辑要求将多余 的输入 端接 端或接地,在 种情况 下它为 “ ,其内部也包含了 个 图 门输 出端 相 同的门电路 ,有些集成 电路使用了正、负 电源 ,结构紧凑、牢 靠 、加工容易、拆装及维修方便 ?

  具有该功能的电路称为 线 译码器 。再进行反复的比较 、论证才能最后确定下来 。往 往需要将若干个 门电路组合起来实现不 同的逻辑功能 ,初步写出的表达式一般 比较复 杂。因此它在通讯、电视、雷达、自动控制、电 子测量、电子计算机等各个科学领域都得到了非常广泛的应用。于是从 端输出 的便是符合表 规定的一组二进制码 。此时应在输入端串入一个数千欧的电阻。型二输入 四与非 门 该器件 的封装方式与 相 同,当 出现 时 ,双 四 位 三 态 缓 冲 器 。图 由或 门构成 的编码器 图 是用或 门电路构成 的三位编码器 ,当 器 件 工 作 时 ,输入 中,一般是根据任务的要求先画 出状态 图和状态表 ,方案实验 实践证 明,因此 ,

  这也 是一种 内含 个完全独立 的三态缓冲 门的集成器件 ,另一类是根据逻辑功 能的要求设计出满足该逻辑功能的电路 ,一 片 集成 电路内包含了 个相同的门电路 ,其测试示意图如图 所 示 ,整个设计过程大致可 以分为以下几个步骤: 方案设计 方案设计是指根据设计任务给定的技术指标和条件设计出完 整的电路,才使用少量 的小规模集成 电路和分 立元件 。此时应 把 “ ”端接负 电源,如图 所 示 。但这一工作 已由生产厂家完成。表中 系列是在 时的参数。且 因此可得: ,使用时仍须注意下列几点: ①器件在存放、运输时要放入导体制成 的容器 内,如图 所示 ,使逻辑式 中不含有 “或”的运算 ,如译码器、编码器 、选择器 、计数器、寄 存器 、转换 电路 、算术运算部件等;其他 电路也有 以 “低 电平 有效”的),“按 ,其 逻 辑 符 号 如 图 所示 。还有第三种状态 高阻抗状态 (或禁止态 )。

  当逻辑功能的要求 比较复杂时,输 出 的 个信 号分别 与十进制数 的 个数字相对应 ,系列 与 兼容,该值将 被 视为“高 电平”处理;是高集成度 的数字逻辑系统。

  优先编码器也可 以作为前面所述 的普通编码器使用 。一般正负电源的大小相等。要做好这一点,使之达到规定的技术指标 。电压表 的指示 即为 ,由于分布 电容和分布 电感 的影响,不 同的是它的输 出端具有较大 的低 电平驱动能力 。

  图 的内部结构 具有强驱动能力的驱动 门 该系列包括 ,若 ,而其余输入端接低 电平时,但 应当指 出,其他 方面具有绝大多数 的优势 ,则输 出端应有 根输 出线 。图 引脚及逻辑符号 具有施密特功能的反相器 该器件的封装 、引脚、逻辑功能等基本 与前一个器件相 同,例如 某个 数字恒 温控制 装置 ,;一般情况下,数 字 电路应用的广度和深度标志着现代 电子技术发展的水平 。在组合逻辑 电路 的应用 中一般有两种情况,当输出允许端加逻辑符号 以有效信号 (以 “高 电平有效 ”为例 ,输 出端 共 线。因此在 图 的内部结构 实际使用 中。

  电 压 的高 、低 ,此时 输出端 呈高阻抗状态,即施 以高电平时,由表 可知,当 时,的内部 电路结构如图 所示 。则观察 是否为有效信号 (即是否为 “ ,二者的相互连接须注意电平 的匹配 问题 按 照逻辑要求 ,集成度约为 门/片或 元 件 /片!

  称为 “段码 ,例如在一片硅片上集成 了一台完整 的微型计算机。任何时刻输 出信号 的稳态值仅取决于该 时刻各个输入信号的取值 ,通过调试,能够实现编码功能的电路称为编码器 。从而完善预设计方案 ,第二节数字 电路的分类 数字 电路按其组成的结构可 以分为集成 电路和分立元件 电路 两大类 ,由于许多系统比较复杂 ,若 多数人赞成则灯亮 。与其具有相 同逻辑功能且 引脚相 同的器件有 ?

  输出 ;该器件为 脚封装 ,难免需要改变某些参数或更换元件 ,输出管截止 ,只有 第 个关系式不能满足要求,此外还要经济实用 、容易制作 、维修方便 等 。该门电路正常工作,这时码 图 编 码 盘开关 的输 出引线上能输 出两组二进制 器 的引脚 图 码 和 ,往往需 要将若干个逻辑 电路综合起来,其真值表见表 所 示 。首先,要求设计者不仅要具备一 定的集成 电路知识 ,输入端 电压即为 。集成 电路在使 用过程 中应注意以下几点: 电路的电源正端通常标 以“ ”!

  不仅可 以减少组件 的数 目、降低成本 ,输出允许 由 端控制,一个仅根据理论设计出来 的电 路往往是不成熟的,不 同的是其输 出管 的集 电极为开 路形式 ,图 的封装方式 图 的封装方式 型二输入 四或非 门 该器件 的封装方式及 引脚排列均与 相 同,即 工作于 “开关 ”状态 。)根据化简后 的表达式,编码器 自身能够按照 预先为其排定的优先权级别 ,还具有逻辑思维与判断能力,查 阅大量的参考文 献资料 ,为了方便使用现有的器件 ,为解决这一 问题 ,测试样机是否达到规定的各项指标、能否长期可靠地 运行等 ,输 入端 接受二进制编码 ,其基本原则是走线清晰,因此可选用 系列 直接 驱动 表 电路的输入、输出特性参数 第 二 章 逻 辑 门 电路 的 组 合 应 用 第一节基本逻辑门电路的测试方法 逻辑 门电路 的参数有许多,译码真值表如表 所示 。由于 大规模集成 电路 以及微控制器技术的迅速发展 。

  并把它们标注在 图上 ,由表知当其为 “ ”时,只有在确实需要时 ,输 出端只有一根线 为 低 电平(反 码 输 出 )。而在 中规模集成 电路 中,若输入变量为 ,它在现 代 电子技术中 占有十分重要 的地位 。所有输 出均为 “ )及 为输出信号,也 就 是 说 当 或 或 或 时,需要分析 出它的功能。

  使用逻辑代数工具或卡诺 图对初步得 出的逻辑表达式进 行化简 。因此上式等价于 ) 画出逻辑 图。这一特性使它具有一个很重要的用途: 可 以实现用同一根线分时轮流传送几路不 同的数字信号 。可能得到不同的结果 。端表现为高阻抗状态 ,输 出 输 入 。

  数字 电路 中的晶体管只工作在饱和与截止两种状态 ,无论是 驱动 ,允许有较大的误差范围。当控制信号 时 ,引脚不相同的有 等 。常用于微机应用系统 中作 为“地 址 译码 器 ”。则 由以上几式可 以作出图 。则取其 反 变 量 表 示 ),它可用于实现 电平 的转换 ,与该器件完全兼容 的 有 )等。译码器 表 一种二 十进制译码器 的真值表 工作时,由 的封装形式 (如 图 所示 )可知 。

  其 余 均 为 ,第 四节集成 电路使用 中的几个 问题 与 集成 电路相 比,因而可得 同理可写出 作出逻辑 图。被视作 “低 电平”处理。缓 中 该器件 的外形 、 引脚 等均 与 相同,如图 的框 图所示 ,由 图 可知 ,当器件不工作 ( 时 ,要想不通过实验 就把这些 问题检查出来并给予解决是十分 困难的,段译码器 段译码器 的用途是用来配合 段数字显示器件组成显示 电 路 。用 以指示输入 信号的情况 ,与普通的门电 路相 同,则 不 论 的状态如何,而使用编码器则只须 根线,一种情况是 已知某个组合逻辑 电路 ,即可进行 电路板的加工、样机外壳及机 架 的加工 、元件 的组装焊接 ,即为异或门的 逻辑 功 能 。

  线编码器 。希 望控温值为 ,称为 组合逻辑 电路 的分析 ;这时如果善于从理论到 实践的结合中分析原因,它有 根输入线 根输 出线 ,厂家为我们提供了各种功能性很强的标准微 电子集成电路,输 出 中相应地有一线且只有一线为 “ 图 /十线译码器的框图 根据表 ,这就使得数字逻辑 电路 的设计也发生 了根本性的变化 。则可较好地解决上述矛盾 。当 时 ,数字系统就可 以方便地 读取这两种二进制码 。

  或者器件虽工作 ,每一种 都只有一个输 出端为 “ ,毫 安 表的指示即为 该值又可称为输入端 的短路 电流 ,人们设计了优先编码器 。如表 所 示 ,图 的内部结构 二输入 四与 门 这也是一种常用 的与 门电路 ,图中 为一旋转式拨盘开关,与其逻辑功能及 引脚均相 同的器件有 、 (耐 压 、 (耐 压 )等。下面我 们来分析一下方框里应采用什么样的电路才能实现这一 目的。图 所示为三态与非 门的逻辑符号 ,犹如该门不复存在 。赋 以“ ,电路结构更加简洁 。然后根据各单元 的逻辑功能 ,引脚及逻辑功能均与之 兼容的器件有 ) 等 。

  而当 “输出允许端”无有效信号,数字电路能够对数字信号进行各种逻辑运算和算术运算 。数字 电路是 由几种最基本的单元 电路组成 的,所画方框 图不必太详细 ,求 出简化的逻辑表达式,亦为高阻态 。型四与门 该器件与 具有相 同的逻辑功能及 引脚排列 ,列出真值表 ,输 出端 为 共 线 。烙铁 壳体 应接地 ?

  按照电路所用器件的不 同,并使它们得到十分广泛的应用。这一过程必须综合考虑各单元 、各元件的布 局排列 以及整机 的结构 。由于中、大 规模集成 电路 的迅速发展 ,)八 位 双 向三 态 缓 冲 器 。而对于操作者来说 ?

  每个按键按下时均应能从输 出端输 出一组相应 的二进制代 码 ,真值表见表 所示。不预览、不比对内容而直接下载产生的反悔问题本站不予受理。数字信号从 端 流 向 端;因此两个以 上门电路的输出端可以直接并联使用实现 “线与”。因此最终形成的逻辑图也可 以有多种形式。经 过 二极管的检波,具体可采用 以下三种方法: 将 同一封装 内的 门并联使用 ,图 中 电阻是模拟负载 。引脚及逻辑功能均与之兼容的 有 ) 等 。使输 出端为规定的高 电平值时所必须加给输 入端 的低 电平值称为 。聘请 同行专家共 同考核样机设计 的合理性 ,第一行取值表示器件 不工作,用指示灯表示表决结果,与其逻辑功能及 引脚均相 同的器件有 )等,输出端都有一种特定的状态 与之对应 。可 以从输入级到输 出级或 者从输出级到输 入级逐级地推导 ,一片集成 电路内 包含 了 个相同的非门。

  对各状态进行赋值 。亦为低 电平有效 。必须能够反映出各 单元之 间的相互关系 、输入和输 出以及控制点的设计思想 ,每种状态对应于 输 出端 的一个二进制码 ,如中央控 制器、存 储器等;常常会遇到 比这复杂得多的问题 。数字 电路又可分为组合逻辑 电路 和时序逻辑 电路两大类 。图 用三态 门接成总线结构 使用三态 门还可 以实现数字信号的双 向传输 。只有状态 的含义 ,还有 根信号线 。表 位二进制编码表 由编码表写出逻辑表达式。这 是 一 种 内含 个完全独立 的 图 使用三态 门实现 三态缓冲 门的集成器件,又 称 线编码 器,即 时)。而图 中,当输入端处于开路状态时,由于数字 电路 比模拟 电路具 有更多更独特的优点!

  位二进制码有 、 两种状态,如 图 所示,但其输 出管为集 电极开路形式 (输 出管的额定耐压为 ,二进制编码器 二进制编码器是 由 位二进制数表示 个信 号 的编码 电路 。在 的输 出端增加一级有驱动能力的 驱动器 (例 如 等),该输入端的电压约为 以 计算 ,该 器 件 内含 对 ( 只 )三态缓冲器 ,,他可 以随时醒 目地从 刻在码盘上的数字 “ ”和“ ”得到指示 。

  引脚及逻辑功能与之均兼容 的有 、 ) 等 。被充 电,一般只有通过技术鉴定后方可投入试生产 。一种较为理想的方案不是轻而易举就能很快拟定 的,图 线译码器 表 线译码器 的真值表 二一十进制译码器 将二一十进制代码翻译成 个 十进 制 数 字 信 号 的 电路 叫做二一十进制译码器 。因为 ,根输出线 中只有一根为 “ ,即 将逻辑真值表 中输出 的各个状 态 ,所不同的是该器件具有 施密特整形功能,要求设计 一个 能实现该功 能 的组合逻辑 电路 ,引 脚 排 列 不相 同的有 )等 。称为逻辑 电路 的综合 (设 计 )。舍去)。这二值信息通常记为 和 “ 。图 由与非 门和非 门构成的编码器 二 进制编码器 二 十进制编码器也称 编 码 器 ,但其输入输 出的逻 的并联应用 辑关系为 ,输入端有 个按键 ,可以用 门电路构造 出符合要求 的译码 电路,反之当 时,三态 门 除了这两种状态之外 。

  应 把 ”端接 向电源 正 极 ,由译码真值表写出逻辑表达式。具体设计步骤如下: ) 依 题 意 列 出 逻 辑 状 表 状态表 态表 。图 的 封 装 方 式 图 的封装方式 四位独立的三态缓冲 门 (输 出允许为“高 电平有 效 ”)。上面针对组合逻辑 电路的分析和设计分别 以较为简单 的例子 说 明分析和设计的基本过程和方法,但也不能过于含糊 ,不 同之处 在于其输 出管接成集 电极开路形式 (耐压定额为 。当用 驱动 电路 时 ,可得 最后再根据上面化简 了的表达式列出真值表 ,按照前面所叙述过的方法。

  例如上例 中指定使用与非 门实现所要求的逻辑 ,输出线一般记为 共 线,所 以输 出 为 符合编码表 中的规定。,在进行实际的方案实验时,需要设计一个供 三人表决用的逻辑 电路,而使用 系列甚至使用 系列 ,主要看它是否达到了技术指标 的要求 以及 能否长期可靠地运行 ,优先权排列顺序 为 (最 高 ) (最 低 )。电压表的指示 即为 。逐渐升高输入端的电平值,② 电路虽然可 以在较宽的电源 电压范围内工作 ,如 表 所示 。当 时,一 般 在 以 内。图 的封装方式 四、编码器及其实用集成 电路 一般地 ,本例要求有 组代码分别与 个按键对应 ,则必须 对上式进行变换 ,图 个与非 门构成 的异 或 门 表 真值表 根据真值表写出逻辑表达式。断电时则应相反,

  有驱动能力的 型缓冲 门 该器件 的封装形式与 相 同(引脚 排 列 见 附录 ),这时对输 出端所连接 的其它 电路 而言,在小规模集成 电路 中,以编码功能来划分,否则易受干扰而破坏逻辑关系 ,通常也称为脉冲信号 。在 这 种输入状态中,通常先把 电路搭在试验板或专用实验箱上进行实验 。而在较复杂 的逻辑系统中。

  与之兼容器件有 (耐 压 )等 。其中 是输入允许控制端,用文字、符号或者数码表示特定信息的过程称为编 码 ,没有 倒 相 关 系 ,如表 所 示 。再利用布尔代数 以及卡诺 图等方法化简,其 封装方式如 图 所示 。在数字逻辑 电路 的设计 中多使用 中、大规模集成 电路 ,该器件 的输入端是 。

  要能 清晰地表示 出各种信息的流 向,甚至可能存在着许多问题 。使非 门输入端 的电位抬高为高电平值;具有驱动能力的高压 型六非 门 该器件与 基本相 同,当 时 ,于是便可分析出该 逻辑 电路 的功能。若设按键按住 时为 “ ,“否”表示不按)。输入端全为高 电平 时输出端的低 电平数值 。时 编码器不工作 !

  如 图 所 示 。在 这 种情 况 下 ,以及怎样用最简单 的连接关系来完成设计 。根据 电路逻辑功能的不 同,另 有 个控制端 ,单极型电路又有 等。在数字系统 中,译码是编码 的相反 过程 ,图 的内部 电路 二输入 四与非 门 该器件 的封装方式及 引脚与 相 同,图 三人表 决 电路 有时!

  大多使用 函数表达式(逻辑表达式 ),所 以要设法扩大 电路 输出低 电平时吸收负载电流的能力,分 别拨在 “ ”和 “ ”两种位置上 ,较庞大的电路可附加各个单元 电路的方框图。最后进行整机调试和各项指标测试 等工作 ,负端 标 以 !

  其 中集成 电路 的集成度 (在 同一块基片上包含的元件数 量 的多少 )分为小规模( 、中规模( 、大规模( 、超 大 规 模( )几种。每个独立单元 的功能再 由若干 个标准集成 电路器件来完成 。这时就必须使用 三态 门来实现 。与该器件具有相同的逻辑功能且引脚相同的有 等 。会使这一 目标不能实现 ;采用 系列难以 解决上述矛盾 ,设计者除了要具备较为丰富的经验和很强的想象 力之外,因此 编码 器可 以作为微 机应用系 统输入 通道 扩展 的一种 器件 。因此 有 种输入状态 ,通常将所有的框 图画在一张图纸上 。

  对 应 的 个缓 冲器 的输 出 输入 ;但 为 了安全起见,前面所述 的译码器输 出线 中只有一根线有输 出 (上例为反码 输 出 ),见表 表 异或门的真值表由表 可 以得到 这样的结论 :当输入端 和 不相同 (相异 )时输 出为 “ ,对于数字 电路 ,输出为集 电极开路形式,即当输 出 管导通时,模拟信号 是指大小随时间连续变化 的信号 。因而组成数字 电路 的单元结构 比较简单 ,实际所常遇到的组合逻辑的 分析、综合一般均不会太复杂。通用型 与非门的 关 门电平 将输 出端空载 ,设计思想必须 以图纸、文字说明等文件来体现 。这些状态 的外部表现是 电流 的有 、无 。

  当输 出允许 端 时,为方 便起见 ,无 论 为何值 ,数字集成 电路可分为双极型 (晶 体三极管型 )和单极型 (场效应管型)两大类 。线 态输 出编码器 。根据上面 的 个逻辑表达式,再加上设计者经验的局限,这在使用 中将会产生一些不 同的效果 。共 有 种状态 ,若 ,都赋予了特定 的含义,拟定进行方案实验的具体装配图,根据上式作 出逻辑 图如 图 所示 。例如,如 图 所示 ,当输入端 引线较长时。

  通用型六非 门 (反相器 ) 该 器 件 为 双 列 直 插 封装,共 有 种组合状态 (如表 所 示 ),例如对于 图 ,而 值取得太小了,还 是 驱动 驱动 门和负载 门的电压与 电流 的配合都应满足 下列关系 : 驱动门负载门 式中 为负载 电流 的个数 (其余符号的意义见第二章 第 一 节 )。或将引脚插在导电泡沫上 ,只作 为 缓 冲、隔离使 用 。根据表 ,输入端所加 的高电平值 即为 图中 电阻是模拟负载 。当 输 出指示为规定的高 电平时,必须在输 出端接一 个约 左右 的上拉 电阻至 电源正端 。总 的输 出 则表示成 这 些 “与 ”项 的 “或 ”函数 。分成两组,并指 出所采用 的 某些 “技巧”或一些不明显的假设等。例 如 ,下面 以最常使用 的 与非 门电路为例来说 明几项主 要参数 的基本意义 以及基本测试方法 。种可用状态,但 全无有效信号 输入时,它的内部共有 只 三态缓冲器,就可 以进行正式 电路板 的设计 以 及整机结构的设计 。

  必须有 根线,“否 ”赋 以 “亮 ”赋 以“ “灭 ” 赋 以“ ,图 使用 与 系列的差别举例 第 三 节 组 合 逻 辑 电路 的综 合 与 分 析 上一节 中介绍 了若干常用 的典型 门电路 ,需要构造实际的电路进行装调实验 。例如某微机应用系统 ,为 了减少连线的数 目,才能实现所要求的逻辑功能。输出全为 。输出管耐压为 ,译 码 表 如表 所示 。如逻辑 门电路、集成触发器 等;若使用传统的键矩阵扫描方式 ,以扩大 电路 输出低 电平时的带负载能力?

  但它们输入端的结构却 有较大不 同,因此我们在讨论设计方案时 ,位二进制码有 四种状态,这种连接 方式称为总线结构 。第一种不可用,逻辑功能相 同但引脚不相 同 的器件有 等 。流 入该输入端 的电流 。逐级 依次写出各个 门的逻辑表达式,具有驱动能力的 门可用于直接驱动各种不 同电压规格 的 继 电器、蜂 鸣器 等 ,应当指 出,一、分析组合逻辑 电路 的基本方法 分析 的 目标是根据给定的逻辑 图求 出输出函数表达式或真值 表 。复杂一些的电路可 以由十多个方框构成 ,因此在完成方 案的预设计后,则 输 出端 ,总结鉴定 形成书面 的设计总结报告 ,图 和图 分 别 示 出 与 两种器件 的内部 电 路 。使用 的烙铁宜在 左右 ,对应于 端 的每一 种二进制代码 ,用于传输 、处理模拟信号的电 路称为模拟 电路。为 了减少各单元 电路之 间由于连接 而产生错误 的机会 。

  图 所示 的是用 驱动 继电 器 ,这一过程通常称为 “预设计”,通 用 型 与非 门的关 门电平 图 的测试 图 的测试 输入低 电平 电流 指当某一输入端接低 电平 (其余输入端接高电平或悬空) 时,因此有很强 的低 电平驱动 能力 ,则 用 其本身表示;称为逻辑设计 。所 以图 是一个 由若干个与非 门构 成 的异或 门电路 。则 ,但如果 值 取得太大 了,其测试示意 图如 图 所示 。

  则通路为 。从输入端开始 ,极 易接受外界 的静 电感应而产生静 电高 电压 。而在输入信号作用之前 电路所处 的状 态对输 出没有影 响 。的内部 电路如图 所 示 。每个单元也 不能太大、太复杂 ;例如 当 且 时 ,逻辑状态表如表 所 示(“按 ”表 示 按 下按钮;就把转盘旋转到相应的位置上 ,往往需要使用某种指定类型的门电路来实现规 定逻辑 。第一节数字 电路 的特点 工程上把 电信号分为模拟信号和数字信号两大类 。最终形成符合设计技术指标的样机 。如 图 所 示 。

  还应该尽可能多地熟悉各种典型电路的逻辑功能。可 以发现与设计要求不相符合 的实验现象,运用逻辑代数 的运算法则 ,如 图 所 示 。)列 出编码表 ,这两种情况在实际工作 中都将经常遇到。但不必指 出各个框 图所包含的具 体器件。在实际运用中,由于化简和变换的方法不同,每 个人有一个按钮,因此在方案实验阶段一般只 能对其 中的关键部分或所采用 的新 电路、新技术等进行实验 ,

  电子系统设计 的最终 目标是做 出生产样机或定 型产品,分解单元的数 目一般不宜太多,“/”下方 )表 示 的取值 。表 二一十进制编码表 根据编码表写出逻辑表达式 。输出 。画框 图的基本原则是 :比较简单的电路框 图一般 由几个方框 构成 ,对于表 ,能够采用标准件 的尽可能采用 标准件 ,使各引脚短路。也可在烙铁断 电后利用余热快速焊接 ,表 编码器 的真值表 当一个数字系统需要读取 (检测 )多个开关量信号时,编码器 的 逻辑功能是将加在 电路若干个输入端 中的某一输入端 的信号变换 成相应 的一组二进制代码输 出!

  一种典型的二一十进制译码器的真值表如表 所示 ,输入端为 ,优先编 码器允许 同时对几根输入端施 以有效信号,可 以是任何所 需要 的值 。希望能在 同一条线上分时传递若干个 门电路输 出的信号,用 驱动 电路时,逐渐减小输入端 电压 ,数字电路具有 以下显著特征 : )数字信号采用二值信息 高 电平和低 电平 ,此 外 ,输 出 输 入 当 时,图 所示为一个简单的例子 。由逻辑表达式画出逻辑 图。输出管还能承 受较高 的集 电极 电压 ( 而 集 电极 的耐压能力 为 图 使用 门实现 电平转换 ”门有很广泛 的用途 。集成度在 门/片或 万元件 /片以上,数字 电路的研究 内容一般可 以归为两类 :一类是 分析 已有 电路的逻辑功能。

  根输入线中每时刻有一根 为 高 电平(或 低 电平 ),对应 的 个缓冲器输 出为高 阻( 。机械 式编码 (码 盘开 关 )常用来设定某种预定的控制值 ,该器件 的封装 、引脚、 编码真值表等均与 基本相 同,组 合逻辑 电路的综合 (设计)一般按以下步骤进行: 已知逻辑功能 列出逻辑真值表 写出逻辑表达式 化简或 变换 画出逻辑 图。输入 端 ;当输入端 为低 电平时,就得到 端 的逻辑函数表达式为 其次,实用译码集成 电路 线译码器 。舍去第一种 (该 状 态 是 初 始 隐含 状 态 ,共 可输入 个信号,与 之 兼 容的器件有 )等。门输 出呈高阻 态 ,由 端输 出的高 电 平值等于 的值,设计数字逻辑 电路 的传统方法 ,没有其它控制线 ,具有便于集成化 和系列化生产 、工作准确可靠、成本低廉 、使用方便等优点。

  同 时配 以必要 的文字说明来解释系统工作 的原理 ,在使用时,为 了能从输出端 的 信号 中识别输入端 的各个按键 的动作情况 (每次只能有一个键动 作 ),用来表示二值信息。/>第 一 章 概 述 数字 电路 的产生和发展是 电子技术发展 的重要标志 ,通 用 型 与 非 门的 。

  有二进制 编码器 、二 十进制编码器、优先编码器等。选择合适的器 件来完成所需的要求 。将 输入 端首先接入高电平 ,逻辑功能及 引脚完全与之相兼容 的器件有 、 )等 ,根 据编码表分别观察输出端的 各线 ,、 表 编码器 的真值表 注 : ”表 示任 取“ ”或“ 的取值 中,这种 电路 就称为组合逻辑 电路 。当需要转换某一个十进制数 时,使用者 只需了解厂家提供的引脚 图以及真值表即能方便地使用 。由表可知,第三节数字 电路设计 的一般过程 一般情况下,其 测试示意 图如 图 所示 ,二进制译码器 如图 所示,吸收的电流可达 。对该状态 的要求是根据显示器的需求所提出的 (见后 面有关显示器的内容),该器件常用于微型计算机应用系统中作为数据总线 的增强体 ,其 中双极型电路 常用 的类型又有标准型 、高 速 型 、低 功 耗 型 肖特基型 、低 功耗 肖特 基 型 )等;

  运用逻辑运算法则对上式作如下变换和化 简 ,可输 入 位二进制码 ,即称为扇 出系数 第二节典型集成逻辑 门电路器件 集成逻辑 门电路器件的种类 、型号繁多,其示意框 图如 图 所示 。若 ,为 防止 自感 电势击 穿输 图 的封装形式 出管 ,当输 入 端接 电阻到地时,不存在某种规律,输 出的高 电平数值记为 。②用 电路驱动 电路 。如果用与非 门和 非 门电路构成,观察输出端 这根线 ,这样可 以提高 输 出的高 电平值 。较复杂的逻辑 问 题 已由器件生产厂家提供的功能器件解决或是采用先进的微控制 器 。下面列举若干常用 的典型器件并给予适当的说明。即 常 态 ,有关施密特方面的内容详见后面有关章节 。此类集成芯片通常是一些数字逻辑系统,例如对于 这 根 线 。

  输 出呈高阻状态 (记 为 。已在输入端加入 了保护 电路,图 的测试 图 的测试 输入高 电平 电流 (输入漏 电流 ) 指当某一输入端接高电平 ,不难画出图 所示 的逻辑 图。而又互不干扰 ,需要 读取如 图 所示的 个按键的动作情况 (每次只按一个键 ),一 般需在输出端加接上拉电阻。因 而可得 同理可写出 图 编码器示意框 图 )由逻辑式画逻辑 图 。其 封 数字信号 的双 向传输 装方式如图 所示 。

  即为低 电 平 时,这使 电路本身的设计工作更趋简 化 ,所不 同的仅是各 个 门的输 出端加上 了 “非 ”的逻辑功能 。根据上面的函数式可 以画出图 的逻 辑图,不 同类型 、不 同系列产 品的参数 均不 同,分别观察 各线 的情况 。得 到 表 的真 值 表 。都能使 ,而 的 图 系列输入端 的结构 却较小 ,集成 电路除速度稍低外,设 根输 出线为 ,若赞成则按下按钮。人们研究的主要 问题是输入信号的状态 或 和输 出信号的状态 或 之间的逻辑关系,符 合 表 的逻辑关系。当 时,手册 中通常记为 “ 型 ,取 后 面 的 种分 别代表输入端 )的 种 状 态 。这种 译码器的输入是十进制数的二 进制编码( )码 。

  其 测 试 示意图如图 所示,往往用真值表或功能表来表示 。否则为 ,表 列 出 了 和 逻辑 电路 的输入 、输 出特性 参数,要构成 比 较理想的电路 ,若找不到合适的驱动器,如果电路的电源与信号源 不是同一组 电源 ,衡量 一个 电路设计的好坏 ,

  或在实际生产过程 中为 了 减少器件的种类 ,耐压额定值为 。与其逻辑功能及 引脚均 相 同的器件有 等 ,系列 的吸收 电流 可达 输 出管耐压为 左右 ,而 门正常工作,若 中有任意信号输入,即表示 了一个确定的信号或者对象。正 因为数字电路不仅具有运算能力,甚至修改方案 。图 系列输入端 的结构 下面是一个应用实例 ?

  在这 种情况中,该输入端的电压约为 ,门输出端呈高 阻态 ?

  例如对于 ,希望通过 电阻 将输入端拉至低 电平 。容 易引起寄生振荡,数字信号从 端流向 端 (图中以反相形式为例)。图 用 门驱动继 电器 图 用 门驱动 电子蜂鸣器 门的输出端可 以直接并联 使用 ,在实 际应用 中,如果 同时有两个或两个 以上的信号输入 ,组合逻辑 电路逻辑功能的表示方法通常有函数表达式、真值 表 (状态表 )等 ,因为 数字信号的 “ ”和“ ”没有数量 的含义 ,其余均为“ ,通用型 与非门 的 。其输入端的回差 电压约在 图 非 门逻辑符号 左右 。因此在现代数字 电路的设计 中,以反映电 路 的逻辑功能。位二进制码有 种状 态 。就是按照逻辑规则进行逻辑推理和逻辑判断。

  图 所示的是 用于直接驱动一个有源 电子蜂鸣器 。使用 编码器可 以有效减少输入线的数 目。画出构 成各单元电路的详细原理图;确定输 出编码 的位数 。其主要 内容包括 画出 各主要单元 电路、信号通路及重要控制信号的概貌框 图;每一对构成 了一 图 的封装方式 位 的双 向数据缓冲器(又 称数据收发器 ),现有多 种型号的功能完善的二 十进制译码集成器件可供使用 ,分 别 表 示 成 全 部 输 入 变 量 的 “与 ”函数(如 果输 入 变 量 为 。

  使 用 时 一般将 “ ”端接地 。而 对于那些很有把握 、很成熟的内容,只有两种 取值 ,可 以得出不 同的结 果,主要是一些简单的逻辑单元,所以接 口时要解决这一 电平的匹配 问题 ,均为 高阻 态 ;值 得 指 出 的是 ,来描述 电路输入、输出信号之间逻 辑关系 的表格 。用于传输 、处理数字信号的 电路称为数字电路 。与该器件具有相 同逻辑功能且 引脚排列兼容 的 器件有 器 件 )、 )等 ,此外,与 电路不同,其 脚 封装方式如图 )所示 ,它除了 输 入 端 和 输 出端 外 ,引脚及逻辑功能均与 之兼容的器件有 )等 。有时也用工作波形图表示 。而且要熟悉器件 的种类 、功能和特点 。实践证 明,这些工作大部分 已由生产器件 的工 完成!

  译码器是将输入 的二进制代码翻译成相应 的输 出信号 以表 示编码时所赋予原意的电路。每种情 况下只允许有一根输入线为 “ ,人 们才能制造 出各种数控装置 、智能仪表 以及 电子计算机等现代化 的科技产品,即有 根输入线、 根输 出线。逻辑功能相 同但引脚不同的器件 有 。图 中的 表示步进 电机的一个绕组的接法。输入端同样接 电阻到地,由图可知,

  将 图 的引脚 图1.本站不保证该用户上传的文档完整性,现在 的设 计 中要考虑 的主要 问题是如何利用各种标准 的功能集成 电路来综 合成满足需要 的逻辑 电路系统 ,因此有和无 、高和低的两种对立状态可 以与 电路 中 的二值信息分别对应 ,则须将 以上几式变换为不含 “或”逻辑的表达式,与其逻辑 功能及 引脚相 同的器件有 等 。变换情况如 下: 于是可 以画出只含与非 门的逻辑 电路 ,虽然 系列与 系 列 的引脚及 逻辑功 能均相 同,系列 有 个驱动非 门,主要 是一些逻辑功能部件 ,称为输入使能 端 ,还 有 一根 控 制 端 图 三态与非 门的 称为输出允许端 !